Arata Matsumoto
- Login: amatsumoto
- Registered on: 12/05/2024
- Last sign in: 09/01/2025
Issues
| open | closed | Total | |
|---|---|---|---|
| Assigned issues | 2 | 0 | 2 |
| Reported issues | 2 | 0 | 2 |
Projects
| Project | Roles | Registered on |
|---|---|---|
| TSMC2503 SET回路設計 | Manager | 12/05/2024 |
Activity
12/09/2024
- 05:45 AM TSMC2503 SET回路設計 タスク #65 (進行中): 伝搬遅延,
- nMOS 140 pMOS 170
入出力負荷 インバータ
伝搬遅延
A1: High 6.58ps Low 6.36ps
A2: High 6.58ps Low 6.36ps
立ち上がり時間/たち下がり時間
12/05/2024
- 06:28 AM TSMC2503 SET回路設計 タスク #60 (進行中): 最後の段の論理ゲート
- 冗長化した論理ゲートを共通入力する際に生じる遅延の差をどうするか。
Also available in: Atom